[집적회로공정 #2] 모래에서 거울 같은 실리콘 웨이퍼까지 — Czochralski 결정 성장과 웨이퍼 가공

안녕하세요! 반도체 자세하게 알려주는 "띵주"입니다. 🙂
집적회로공정 시리즈는 "모래(SiO₂) 한 줌을 어떻게 손바닥만 한 칩 속 수십억 개의 트랜지스터로 바꾸는가?" 를 한 단계씩 풀어가는 학문이라고 말씀드렸죠. 지난 글에서는 MOSFET·CMOS·무어의 법칙·FinFET/GAA 까지 시리즈 전체 지도를 펼쳐봤어요. 트랜지스터를 왜 작게 만드는지, 그리고 어떻게 통제력을 유지하며 작게 만들어왔는지가 핵심이었죠.

그런데, 우리가 "실리콘 위에 트랜지스터를 만든다" 라고 말할 때 그 "실리콘" 은 도대체 어디서 오는 걸까요? 그냥 모래를 녹이면 되는 걸까요? 오늘은 본격적인 공정 이야기에 들어가기 전에, 모든 반도체 공정의 출발점 인 "실리콘 웨이퍼가 어떻게 만들어지는가" 를 차근차근 살펴볼 거예요. 구체적으로는 이런 질문 세 가지에 답해드릴게요. ① 왜 굳이 실리콘일까? Ge나 GaAs는 왜 안 됐을까?, ② 모래에서 어떻게 99.999999999% 짜리 단결정 잉곳을 뽑아낼까?(Czochralski법), ③ 웨이퍼에 보이는 동그란 홈(notch)과 평평한 면(flat)은 도대체 뭘 의미할까?

💡 오늘의 학습 지도
① 왜 Si인가? Ge와의 결정적 차이 → ② 모래 → MG-Si → EG-Si → 단결정 잉곳 → 웨이퍼, 5단계 흐름 → ③ Czochralski(초크랄스키) 결정 성장의 원리와 장비 → ④ 잉곳을 어떻게 얇게 썰고 거울처럼 연마할까(Wafering) → ⑤ 결정 방향 (100)/(110)/(111)은 무엇이 다를까 → ⑥ Flat과 Notch — 웨이퍼를 식별하는 표식 → ⑦ 큰 웨이퍼로 가는 이유.

---

1. 왜 실리콘일까? — Ge를 밀어낸 결정적 이유

지금이야 반도체 = 실리콘이라는 게 너무 당연해 보이지만, 사실 최초의 트랜지스터(1947년, Bell Labs) 는 실리콘이 아닌 저마늄(Ge) 으로 만들어졌어요. Ge는 캐리어 이동도가 Si보다 훨씬 높아서, 초기에는 정말 매력적인 재료였죠. 그런데 1960년대 이후 산업이 전부 Si로 갈아탔어요. 왜였을까요?

특성	Germanium (Ge)	Silicon (Si)
밴드갭 Eg	0.66 eV (좁음)	1.12 eV (넉넉함)
역방향 누설	큼 → 회로 안정성 ↓	작음 → 안정적
동작 온도	< 100 °C	~ 200 °C
자연 산화막	GeO2 — 물에 녹음, 800 °C에서 분해	SiO2 — 화학적으로 매우 안정
원료 비용	비쌈	Ge의 약 1/10

표를 보면 답이 너무 분명하죠? 특히 결정적인 두 가지가 있어요. 첫째는 밴드갭이 1.12 eV로 넉넉 해서 상온에서도 누설 전류가 작다는 점, 둘째는 자연 산화막인 SiO₂ 가 너무나도 안정 하다는 점이에요. 이 SiO₂ 가 바로 MOSFET의 게이트 절연막 이 되어주고, 또 공정 중에 마스크 역할도 해 줘요. Ge는 좋은 산화막을 만들 줄을 모르는 재료였기 때문에 결국 산업의 표준이 되지 못한 거예요.

⚡ 꼭 기억해 주세요!
실리콘이 반도체 산업의 표준이 된 가장 큰 이유는 "전기적으로 잘 동작해서" 가 아니라, "SiO₂ 라는 환상적인 짝꿍이 자연스럽게 만들어져서" 예요. Si와 SiO₂ 의 조합이 곧 CMOS 산업 전체를 만든 거죠.

---

2. 모래에서 웨이퍼까지 — 다섯 단계의 정제 여정

웨이퍼는 단순히 모래를 녹여 굳힌 것 이 아니에요. 사실 다섯 단계의 거대한 정제 공정 을 거쳐야 우리가 아는 그 동그란 거울 같은 웨이퍼가 나옵니다. 큰 흐름을 먼저 한눈에 살펴볼게요.

[그림 1] 실리카 모래(SiO₂) → 야금급 실리콘(MG-Si, 약 98%) → 전자급 실리콘(EG-Si, 11N) → 단결정 잉곳 → 폴리싱 웨이퍼. 각 단계마다 순도가 폭발적으로 올라간다.

차근차근 살펴볼게요.

• ① 실리카 모래(SiO₂) : 시작 재료예요. 석영(quartz) 모래죠. 실리콘 원자는 모래 속에 산소와 함께 묶여 있어요.
• ② MG-Si (Metallurgical-Grade Si, ~98%) : 모래를 탄소와 함께 약 2000 °C 전기로에서 환원시키면 회색 덩어리 형태의 금속급 실리콘이 나와요. 아직 순도는 한참 부족해요.
• ③ EG-Si (Electronic-Grade Si, 11N = 99.999999999%) : MG-Si를 염산과 반응시켜 트리클로로실란(SiHCl₃) 으로 바꾼 뒤, 증류해서 불순물을 다 걸러내고, 다시 환원시켜 다결정 실리콘을 얻는 Siemens 공정 을 거쳐요. 이 단계에서 순도가 11N 까지 올라가요.
• ④ 단결정 잉곳 : 다결정을 다시 녹여 Czochralski법 으로 단결정 막대(ingot)를 뽑아냅니다. 다음 섹션의 주인공이에요.
• ⑤ 폴리싱 웨이퍼 : 잉곳을 얇게 썰고, 모서리를 다듬고, 식각하고, CMP로 거울처럼 연마하면 우리가 보는 그 동그란 웨이퍼가 완성돼요.

🔍 잠깐, "11N" 이 도대체 얼마나 깨끗한 거죠?
11N은 99.999999999% 순도예요. 불순물 농도로 표현하면 10¹¹ 개 중 1개. 비유하자면 올림픽 수영장 가득한 물 안에 잉크 한 방울 떨어뜨린 정도예요. 반도체용 실리콘이 사실상 지구상에서 가장 깨끗한 물질 중 하나인 이유죠.

---

3. Czochralski(초크랄스키) 결정 성장 — 녹인 실리콘에서 단결정을 뽑아내기

EG-Si는 순도는 높지만 아직 다결정 이에요. 작은 결정 알갱이들이 무작위로 모여 있는 상태인데, MOSFET을 만들려면 결정 방향이 완벽하게 일치하는 단결정(single crystal) 이 꼭 필요해요. 이걸 만들어내는 가장 표준적인 방법이 바로 Czochralski(초크랄스키, CZ)법 이에요. 1916년 폴란드의 화학자 Jan Czochralski가 우연히 발견한 방법이 100년이 지나도 반도체 산업의 표준이라는 게 정말 놀랍죠.

[그림 2] CZ 결정 성장 장비의 단면. 1420 °C 이상으로 녹인 실리콘에 시드(seed) 결정을 살짝 담갔다가, 천천히 회전시키며 위로 끌어올린다. 시드와 똑같은 결정 방향이 그대로 복사되며 단결정 잉곳이 자라난다.

원리를 한 문장으로 요약하면 이렇게 돼요.

녹인 실리콘에 시드(seed) 결정을 살짝 담갔다가, 천천히 돌리면서 끌어올리면 — 시드와 동일한 결정 방향이 그대로 복제된 단결정이 자라난다.

핵심 부품들을 짚어볼게요.

• 예 1 — 석영(SiO₂) 도가니 : 용융 Si를 담는 그릇. 도가니 자체도 결국 Si 속에 산소를 일부 녹여 넣기 때문에, 완성된 잉곳에는 약간의 산소 가 자연스럽게 들어가요(이건 오히려 좋은 점도 있어요 — 결함 게터링!).
• 예 2 — 흑연 서셉터 + RF 코일 히터 : 실리콘 녹는점이 1414 °C 라서 코일로 강하게 가열해 줘야 해요.
• 예 3 — Seed 결정 : 어떤 결정 방향으로 잉곳을 키울지를 결정해요. 보통 ⟨100⟩ 방향 시드를 써요.
• 예 4 — Pull-up + 회전 : 시드는 위로 끌어올려지면서 동시에 회전해요. 도가니는 반대 방향으로 회전해서, 멜트 안의 온도와 농도가 균일하게 섞이도록 도와줘요.
• 예 5 — Ar 분위기 : 챔버 안은 아르곤으로 채워요. 산소나 수분이 닿으면 실리콘이 산화돼 결정 결함이 생기거든요.

잉곳은 천천히 자라요. 보통 분당 1 ~ 수 mm 정도 끌어올려져서, 직경 300 mm 짜리 잉곳 하나를 다 뽑는 데 며칠이 걸려요. "마치 사탕 만들 듯 길게 뽑는다" 라고 비유하면 딱 맞아요.

⚡ 꼭 기억해 주세요!
Czochralski에서 가장 중요한 건 "시드의 결정 방향이 잉곳 전체에 그대로 복제된다" 라는 점이에요. ⟨100⟩ 시드를 쓰면 ⟨100⟩ 잉곳이, ⟨111⟩ 시드를 쓰면 ⟨111⟩ 잉곳이 자라요. 결정 방향이 어떻게 정해지는지의 출발점이 바로 여기죠.

---

4. Wafering — 잉곳을 얇게 썰고 거울처럼 연마하기

이제 길이 1 ~ 2 m, 직경 300 mm 짜리 단결정 잉곳을 다 뽑아냈어요. 그런데 우리에게 필요한 건 긴 막대 가 아니라 얇고 동그란 원판 이잖아요? 이 잉곳을 슬라이스하고 다듬어서 polished wafer 로 만드는 단계가 바로 Wafering 이에요.

[그림 3] 잉곳을 폴리싱 웨이퍼로 만드는 5단계. ① 직경 가공 → ② 와이어 쏘로 슬라이싱 → ③ 모서리 라운딩과 랩핑 → ④ 화학 식각 → ⑤ CMP 거울 연마. 최종 표면 거칠기가 0.1 nm RMS 수준으로 떨어진다.

각 단계를 차근차근 살펴볼게요.

• ① 잉곳 정형(diameter grind) : 잉곳은 처음에 꼭 매끈한 원기둥이 아니에요. 표면을 깎아 정확한 직경 300 mm로 가공해요.
• ② 슬라이싱(slicing) : 다이아몬드 와이어 쏘(wire saw) 로 잉곳을 한꺼번에 수백 장 썰어요. 두께는 보통 750 ~ 775 μm. 머리카락 직경의 8배쯤 되는 얇은 원판이에요.
• ③ 엣지 라운딩 + 랩핑(lapping) : 슬라이스한 웨이퍼는 모서리가 날카로워서 잘 깨져요. 그래서 모서리를 둥글게 다듬어 줘요. 동시에 양면을 거친 슬러리로 갈아 평탄도를 잡아요.
• ④ 화학 식각(etch) : 와이어 쏘와 랩핑 때 표면에 생긴 미세한 결함층을 HF + HNO₃ 용액으로 화학적으로 녹여 없애요.
• ⑤ CMP(Chemical Mechanical Polishing) : 마지막 단계. 화학적 식각 + 기계적 연마 를 동시에 하는 마법 같은 공정이에요. 표면 거칠기를 ~0.1 nm RMS 수준까지 떨어뜨려요. 거울처럼 반들반들한 웨이퍼가 이때 완성되는 거예요.

💡 웨이퍼 표면이 왜 그렇게 까지 매끈해야 할까요?
요즘 트랜지스터의 게이트 절연막은 1 ~ 2 nm 두께예요. 만약 표면에 nm 단위의 굴곡이 있으면, 그 위에 균일하게 산화막을 올릴 수가 없겠죠? 그래서 출발점인 웨이퍼 표면은 원자 단위로 평평 해야 해요. CMP가 진짜 위대한 이유가 여기 있어요.

---

5. 결정 방향과 식별 표식 — (100), (110), (111) 그리고 Flat·Notch

이제 거울처럼 매끈한 웨이퍼를 손에 쥐었어요. 그런데 이 웨이퍼가 "어느 방향으로 잘린 단결정인지" 가 또 정말 중요해요. 단결정이라는 건 원자가 3D로 깔끔히 배열돼 있다는 뜻인데, 어느 면(plane)을 바닥으로 자르느냐에 따라 표면의 원자 배열이 달라지거든요.

[그림 4] 같은 단결정 실리콘이라도 어느 면을 따라 자르느냐에 따라 표면 원자 밀도와 배열이 달라진다. MOSFET 표준은 (100) 면. SiO₂와의 계면 결함이 가장 적기 때문이다.

실리콘은 다이아몬드 큐빅 결정 구조 를 갖고 있고, 자주 쓰이는 면은 (100), (110), (111) 세 가지예요. 각각의 표면 원자 밀도가 다른 게 보이시죠?

• (100) : 6.78 × 10¹⁴ atoms/cm². MOSFET의 표준. SiO₂ 와의 계면에서 미결합(dangling bond)이 가장 적어요 → 게이트 절연막 품질 ↑
• (110) : 9.59 × 10¹⁴ atoms/cm². 가장 조밀해요. 홀(hole) 이동도가 (100)보다 약 2배 높아서 PMOS 성능을 끌어올릴 때 특수하게 쓰여요.
• (111) : 7.83 × 10¹⁴ atoms/cm². 옛날 바이폴라 트랜지스터의 표준이었어요. 요즘은 거의 안 쓰여요.

그러면 손에 든 웨이퍼가 (100)인지 (111)인지 어떻게 구별할까요? 그래서 만들어진 게 flat(평면) 과 notch(홈) 표식이에요.

[그림 5] 200 mm 이하 웨이퍼는 두 개의 flat(주 flat + 보조 flat)으로 결정 방향과 도핑 타입을 표시했다. 300 mm 이상부터는 단일 notch로 단순화. 도핑 타입은 라벨로 별도 표기한다.

옛날 ≤ 200 mm 시절에는 그림처럼 주 flat의 위치를 기준으로 보조 flat을 시계방향으로 어디에 두느냐 로 표시했어요.

웨이퍼 종류	보조 flat 각도
(100) n-type	180° (반대쪽)
(100) p-type	90° (오른쪽)
(111) n-type	45°
(111) p-type	보조 flat 없음 (주 flat만)

그런데 ≥ 200 mm 웨이퍼가 양산되면서 flat이 차지하는 면적이 너무 아깝다 는 문제가 생겼어요. 그래서 아주 작은 V자 노치(notch) 하나 만 새기는 방식으로 바뀌었습니다. Notch는 결정 방향만 알려주고, 도핑 타입은 별도 라벨로 표시하는 식이에요.

🔍 잠깐, "⟨100⟩ 방향"과 "(100) 면"이 도대체 무슨 차이죠?
⟨100⟩ 은 결정의 방향(벡터) 을, (100) 은 그 방향에 수직한 면(plane) 을 가리켜요. 잉곳은 ⟨100⟩ 방향으로 자라고, 그 잉곳을 자라난 방향에 수직으로 자르면 (100) 면이 표면으로 드러나는 거예요. 헷갈리기 쉬운데, "방향은 꺽쇠 ⟨ ⟩, 면은 괄호 ( )" 로 외워두시면 편해요.

---

6. 왜 웨이퍼가 점점 커질까? — 200 mm → 300 mm → 450 mm

최근 30년간 웨이퍼 크기는 꾸준히 커져왔어요. 150 mm → 200 mm → 300 mm, 그리고 한때 450 mm 도 추진됐었죠. 왜 자꾸 키울까요? 답은 단순해요 — 면적 효율 이에요.

200 mm → 300 mm 로 가면 면적이 (300/200)² = 약 2.25배 로 늘어나요. 한 번의 공정으로 더 많은 칩을 동시에 찍어낼 수 있다는 뜻이죠.

예를 들어 같은 노광 한 번에 200 mm 웨이퍼에서 100개 칩이 나온다면, 300 mm 웨이퍼에선 약 225개가 나오는 거예요. 공정 비용은 거의 같은데 칩 수만 2.25배가 되니까, 단가가 절반 이하로 떨어져요. 무어의 법칙을 유지하는 또 하나의 숨은 동력이 바로 이 "웨이퍼 사이즈 키우기" 였어요.

⚡ 꼭 기억해 주세요!
다만 웨이퍼를 키우면 가장자리까지 공정 균일도(lateral uniformity) 를 맞추는 게 어마어마하게 힘들어져요. 300 mm 웨이퍼 한 장의 모든 위치에서 산화막 두께가 ±1%, 도핑 농도가 ±1% 안에 들어와야 해요. 450 mm가 양산까지 가지 못한 가장 큰 이유도 "가장자리까지 균일하게 처리할 수 있는 장비를 만들기가 너무 힘들어서" 예요.

---

7. 오늘의 한 줄 정리

오늘 다룬 내용을 한 문장으로 압축하면 이렇게 돼요.

모래(SiO₂)에서 출발해서 → 화학적 정제(11N) → Czochralski로 단결정 잉곳 → 슬라이싱과 CMP로 거울 웨이퍼까지. 이 모든 과정의 마지막에 남는 게 바로 우리가 보는 동그란 (100) 폴리싱 웨이퍼다.

모든 후속 공정 — 산화, 리소그래피, 이온주입, 확산, 금속화 — 가 결국 이 한 장의 폴리싱 웨이퍼 위에서 시작된다는 점을 꼭 기억해 주세요. 출발점이 완벽해야 그 위에 올리는 모든 것이 의미가 있어요.

---

💡 다음 편 예고 — [집적회로공정 #3] IC 공정 전체 흐름 한눈에 보기
다음 편에서는 폴리싱 웨이퍼 한 장이 어떻게 한 개의 MOSFET이 빼곡한 칩으로 변해가는지, 산화 → 리소 → 식각 → 이온주입 → 어닐링 → 금속화 라는 9가지 핵심 공정 모듈의 전체 흐름을 단면도(cross-section)로 따라가 볼 거예요. 이걸 알고 나면 앞으로 한 모듈씩 깊이 들어갈 때 "내가 지금 어느 단계에 있는지" 가 한눈에 보이실 거예요.